红色电波论坛西电之家 → FPGA笔试面试题目
查看完整版本:FPGA笔试面试题目
2020/3/6 13:51:47

1. Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to
grey code?

2.怎样将一个 single-bit 信号从快时钟域送到慢时钟域,或慢送到快?Multi-bit 信号呢?
[AMD 2008]

3.设计一个计算连续 Leading Zeros 个数的电路。输入 8-bit,输出 4-bit。
00001000 0100
00100010 0010
10001000 0000
可以 parameterize 你的设计吗?其 hardware 是什么样子的?

5. 设计地址生成器。
要求依次输出以下序列:
0,8,2,10,4,12,6,14,1,9,3,11,5,13,7,15,
16,24,18,26,.................................,31,
32,40,34,42,.................................,47,
48,56,50,58,.................................,63,
64,72,66,76,.................................,79

6. 假设存在 positive clock skew 为 10ns,问最高电路频率。
能容忍的最大 negative clock skew
positive clock skew:DFF2 的 clock 比 DFF1 的来的晚
negative clock skew:DFF2 的 clock 比 DFF1 的来的早
Tsetup=1ns Thold=1ns Tclk->q=1ns

7. 阻塞赋值和非阻塞赋值的区别
always@(posedge clk) always@(posedge clk)
begin begin
b=a; b<=a;
c=b; c<=b;
end end
上面两段代码的硬件结构是怎么样的?

8. 化简代码使硬件尽可能少
always@ (sel or a or b or c)
if(sel)
y = a + b;
else
y = a + c;

11. 从仿真的角度设计测试 32(bit)*32(bit)的乘法器能否正常工作的过程?

12.flip-flop 和 latch 的区别,rtl 中 latch 是如何产生的


13.多时钟域设计中,如何处理跨时钟域信号?

14.锁存器比寄存器省面积,但为什么在 IC 设计中通常使用寄存器?



2020/3/6 16:40:42

都有视频讲解, 需要的回复你的邮箱。



2020/3/6 17:25:16

962162691@qq.com,谢谢



2020/3/6 20:46:01




Powered by ZuoJu X5.0
Processed in 0.06 second(s)